{"id":2424,"date":"2010-04-19T14:35:28","date_gmt":"2010-04-19T14:35:28","guid":{"rendered":"http:\/\/www.agglotv.com\/?p=2424"},"modified":"2010-04-19T14:35:28","modified_gmt":"2010-04-19T14:35:28","slug":"altera-devoile-sa-gamme-de-fpga-stratix-v-en-28-nm","status":"publish","type":"post","link":"https:\/\/www.agglotv.com\/?p=2424","title":{"rendered":"Altera d\u00e9voile sa gamme de FPGA Stratix V en 28 nm"},"content":{"rendered":"<div class=\"alignleft\"><script type=\"text\/javascript\"><!--\ngoogle_ad_client = \"pub-2913804460579993\";\n\/* 200x200, date de cr\u00e9ation 07\/01\/10 *\/\ngoogle_ad_slot = \"0007263505\";\ngoogle_ad_width = 200;\ngoogle_ad_height = 200;\n\/\/-->\n<\/script><br \/>\n<script type=\"text\/javascript\"\nsrc=\"http:\/\/pagead2.googlesyndication.com\/pagead\/show_ads.js\">\n<\/script><\/div>\n<p><strong>Les FPGA Stratix V font une perc\u00e9e en d\u00e9bit tout en diminuant la consommation syst\u00e8me et le co\u00fbt<\/strong><\/p>\n<p>Altera Corporation annonce sa nouvelle g\u00e9n\u00e9ration de FPGA Stratix\u00ae V en 28 nm, FPGA au plus haut d\u00e9bit du march\u00e9. Offrant jusqu&rsquo;\u00e0 1,6 Tbps de commutation s\u00e9rie, les FPGA Stratix V s&rsquo;appuient sur une kyrielle de nouvelles technologies et un proc\u00e9d\u00e9 d&rsquo;avant-garde de 28 nm afin de diminuer les co\u00fbts et la consommation des applications \u00e0 haut d\u00e9bit.<\/p>\n<p>Fabriqu\u00e9s en proc\u00e9d\u00e9 28 nm High Performance (HP) par TSMC, les FPGA Stratix V poss\u00e8dent jusqu&rsquo;\u00e0 1,1 million d&rsquo;\u00e9l\u00e9ments logiques, 53 Mbits de m\u00e9moire embarqu\u00e9e, 3 680 multiplieurs 18&#215;18 et des transceivers int\u00e9gr\u00e9s fonctionnant jusqu&rsquo;\u00e0 28 Gbps. Les circuits int\u00e8grent \u00e9galement l&rsquo;IP (propri\u00e9t\u00e9 intellectuelle) la plus compl\u00e8te de certaines applications pour accro\u00eetre l&rsquo;int\u00e9gration syst\u00e8me et les performances sans p\u00e9naliser le co\u00fbt et la consommation d&rsquo;\u00e9nergie. Cette nouvelle gamme comprend quatre circuits s&rsquo;adressant chacun \u00e0 une large gamme d&rsquo;applications : communications sans fil\/filaires, militaire, t\u00e9l\u00e9diffusion, informatique et stockage, tests et m\u00e9dical. <\/p>\n<p>Ces circuits sont :<\/p>\n<p>\u2022         FPGA Stratix V GT &#8211; Seul FPGA du march\u00e9 avec transceivers int\u00e9gr\u00e9s de 28 Gbps visant les syst\u00e8mes 100G et au-del\u00e0.<br \/>\n\u2022         FPGA Stratix V GX &#8211; Prend en charge une large gamme d&rsquo;applications avec transceivers to 600 Mbps \u00e0 12,5 Gbps<!--more--><br \/>\n\u2022         FPGA Stratix V GS &#8211; Optimis\u00e9 pour les applications \u00e0 DSP performantes avec transceivers entre 600 Mbps et 12,5 Gbps<br \/>\n\u2022         FPGA Stratix V E &#8211; FPGA haute densit\u00e9 d\u00e9di\u00e9 au prototypage d&rsquo;ASIC, l&rsquo;\u00e9mulation ou les applications informatiques tr\u00e8s performantes.<\/p>\n<p><strong>FPGA Stratix V : con\u00e7us pour le haut d\u00e9bit<\/strong><\/p>\n<p>Les FPGA Stratix V GX et Stratix V GS poss\u00e8dent jusqu&rsquo;\u00e0 66 transceivers basse consommation et tr\u00e8s performants allant jusqu&rsquo;\u00e0 12,5 Gbps. Les FPGA Stratix V prennent en charge et sont conformes \u00e0 une multitude de protocoles 3G, 6G et 10G et les standards \u00e9lectriques comme 10G\/40G\/100G, Interlaken et PCI Express\u00ae (PCIe\u00ae) Gen3, Gen2, Gen1. Ces circuits apportent \u00e9galement une interop\u00e9rabilit\u00e9 directe aux fonds de panier 10G (10GBASE-KR) et aux modules optiques. Les transceivers 28 Gbps du FPGA Stratix V GT sont con\u00e7us pour r\u00e9pondre \u00e0 la sp\u00e9cification CEI-28G. Les transceivers 28 Gbps ne consomment que 200 mW par canal, ce qui diminue \u00e9norm\u00e9ment le profil consommation par d\u00e9bit.<\/p>\n<p>En plus du d\u00e9bit du transceiver, les FPGA Stratix V comprend une interface m\u00e9moire DDR3 de 1600 Mbps 7 x 72 bits et des canaux LVDS capables de fonctionner \u00e0 1,6 Gbps sur n&rsquo;importe quelle E\/S.<\/p>\n<p>Altera a op\u00e9r\u00e9 plusieurs am\u00e9liorations au niveau de l&rsquo;architecture du FPGA Stratix V pour augmenter la zone et l&rsquo;efficacit\u00e9 logique sans oublier les performances syst\u00e8me, comme :<\/p>\n<p>\u2022         Nouvelle architecture de module logique adaptatif (ALM) &#8211; apporte jusqu&rsquo;\u00e0 800K de registres additionnels dans le plus grand circuit pour optimiser l&rsquo;efficacit\u00e9 logique. L&rsquo;architecture ALM convient parfaitement aux projets charg\u00e9s en pipelines et en registres.<br \/>\n\u2022         Am\u00e9lioration de la structure de la m\u00e9moire embarqu\u00e9e avec des blocs de M20K pour une plus grande efficacit\u00e9 de la zone et de meilleures performances<br \/>\n\u2022         Premier bloc DSP \u00e0 pr\u00e9cision variable du march\u00e9, pour une plus grande efficacit\u00e9 sur des chemins de donn\u00e9es DSP \u00e0 pr\u00e9cisions multiples<br \/>\n\u2022         Reconfiguration partielle facilit\u00e9e &#8211; pour que les concepteurs puissent reconfigurer une partie du FPGA alors que les autres sections continuent \u00e0 fonctionner.<\/p>\n<p>Pour obtenir des informations compl\u00e9mentaires sur l&rsquo;architecture FPGA Stratix V, aller sur le lien : <a href=\"http:\/\/www.altera.com\/stratix5\">http:\/\/www.altera.com\/stratix5<\/a>.<\/p>\n<p>Les FPGA Stratix V int\u00e8grent le plus haut niveau d&rsquo;IP int\u00e9gr\u00e9e sur un FPGA, ce qui augmente les capacit\u00e9s du circuit sans augmenter la consommation ou les co\u00fbts. Les fonctions durcies dans le circuit sont : PCIe Gen3, Gen2, Gen1, 40G\/100G Ethernet, CPRI\/OBSAI, Interlaken, Serial RapidIO\u00ae (SRIO) 2.0 et 10 Gigabit Ethernet (GbE) 10GBASE-R. Les interfaces m\u00e9moire avec des chemins lecture\/\u00e9criture durcis concernent DDR3, RLDRAM II et QDR II+.<\/p>\n<p>Comme annonc\u00e9 d\u00e9but 2010 dans le communiqu\u00e9 sur les innovations des FPGA en 28 nm, les FPGA Stratix V sont dot\u00e9s des blocs embarqu\u00e9s HardCopy de la soci\u00e9t\u00e9. Cette m\u00e9thodologie unique permet \u00e0 Altera de changer rapidement les fonctions durcies dans le FPGA, ce qui permet de d\u00e9velopper des variantes selon les applications vis\u00e9es entre 3 et 6 mois. Les blocs embarqu\u00e9s HardCopy fournissent l&rsquo;\u00e9quivalent de 700K \u00e9l\u00e9ments logiques suppl\u00e9mentaires consommant 65% d&rsquo;\u00e9nergie en moins par rapport \u00e0 une impl\u00e9mentation logicielle logique.<\/p>\n<p><strong>Une voie vers les ASIC HardCopy\u00ae<\/strong><\/p>\n<p>Altera fournit \u00e9galement \u00e0 ses clients FPGA Stratix V un moyen \u00e9conomique et \u00e0 faible risque pour passer \u00e0 la production d&rsquo;ASIC avec les circuits ASIC HardCopy. Les d\u00e9tails concernant les ASIC HardCopy V seront divulgu\u00e9s ult\u00e9rieurement.<\/p>\n<p><strong>Disponibilit\u00e9<\/strong><\/p>\n<p>Altera pr\u00e9voit de d\u00e9marrer l&rsquo;\u00e9chantillonnage des FPGA Stratix V au premier trimestre 2011. Le FPGA Stratix V sera pris en charge avec Quartus II version 10.0 au deuxi\u00e8me trimestre 2010. Pour en savoir plus sur la gamme de FPGA Stratix V, site web : <a href=\"http:\/\/www.altera.com\/stratix5\">www.altera.com\/stratix5<\/a>.<\/p>\n<p>Un ensemble de livres blanc, de vid\u00e9os et de documents techniques expliquant comment les FPGA Stratix V r\u00e9solvent les d\u00e9fis de conception les plus exigeants sont disponibles sur le site web d&rsquo;Altera : www.altera.com\/stratix5.<\/p>\n<p><strong>\u00c0 propos d\u2019Altera<\/strong><\/p>\n<p>Les solutions programmables d\u2019Altera permettent aux soci\u00e9t\u00e9s de syst\u00e8mes et de semiconducteurs d\u2019innover, de se diff\u00e9rencier et de gagner sur leur march\u00e9 rapidement et \u00e9conomiquement.<br \/>\nPour en savoir plus sur les FPGA, CPLD, ASIC d\u2019Altera, visitez : <a href=\"http:\/\/www.altera.com\">www.altera.com<\/a>.<br \/>\nSuivez Altera aussi sur Facebook, RSS et <a href=\"http:\/\/twitter.com\/IciOnVousVoit\">Twitter<\/a>.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Les FPGA Stratix V font une perc\u00e9e en d\u00e9bit tout en diminuant la consommation syst\u00e8me et le co\u00fbt Altera Corporation annonce sa nouvelle g\u00e9n\u00e9ration de FPGA Stratix\u00ae V en 28 nm, FPGA au plus haut d\u00e9bit du march\u00e9. Offrant jusqu&rsquo;\u00e0 1,6 Tbps de commutation s\u00e9rie, les FPGA Stratix V s&rsquo;appuient sur une kyrielle de nouvelles [&hellip;]<\/p>\n","protected":false},"author":2,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":[],"categories":[5],"tags":[],"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/posts\/2424"}],"collection":[{"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=2424"}],"version-history":[{"count":1,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/posts\/2424\/revisions"}],"predecessor-version":[{"id":2425,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=\/wp\/v2\/posts\/2424\/revisions\/2425"}],"wp:attachment":[{"href":"https:\/\/www.agglotv.com\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=2424"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=2424"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.agglotv.com\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=2424"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}